분류 전체보기96 Processor의 구조 - 3. Clock 과 Critical Path(임계경로) - 프로세서 시리즈 모아보기 -https://microelectronics.tistory.com/112 기본적인 ISA 동작 방식을 모르면 이해하기 어렵습니다. 1. 프로세서와 클럭클럭 신호는 프로세서의 속도를 결정하는 중요한 요소로, 다양한 상태 요소의 업데이트를 동기화한다.일반적으로 클럭이 빠를수록 프로세서가 더 빠르지만, 설계에서 가장 느린 경로가 전체 속도를 제한한다.2. 프로세서 구성 요소에서의 클럭 연결프로그램 카운터: 클럭 신호가 들어가며, 매 클럭 사이클마다 다음 프로그램 카운터 값으로 업데이트된다.레지스터 파일: 데이터 쓰기 시 레지스터 파일이 클럭 엣지에서 업데이트되므로 클럭 신호가 필요하다.데이터 메모리: 데이터를 쓰기 위해 클럭 신호가 들어가며, 클럭 엣지에서 데이터가 저장된다.in.. 2024. 11. 10. Processor의 구조 - 2. Control Signal 과 Data path - 프로세서 시리즈 모아보기 -https://microelectronics.tistory.com/112 기본적인 ISA 동작 방식을 모르면 이해하기 어렵습니다.Control Signals1. ALU 소스에서의 Control Signals1.1 Immediate 명령어를 위한 ALU 소스명령어 예시: add immediate (addi 즉시 덧셈)작동 방식: 이 명령어는 첫 번째 피연산자를 레지스터 파일에서 가져오고, 두 번째 피연산자를 sign-extended immediate (확장된 즉시 값) 필드에서 가져온다. (즉시값은 상수 값으로, 명령어 자체에 포함된 상수 값을 의미한다)제어 신호: 이 경우, Multiplexer (MUX)가 input 1을 선택하도록 설정된다.설명: add immediate.. 2024. 11. 9. Processor의 구조 - 1. 프로세서의 세가지 구성 요소 - 프로세서 시리즈 모아보기 -https://microelectronics.tistory.com/112 기본적인 ISA 동작 방식을 모르면 이해하기 어렵습니다. 프로세서의 세가지 구성 요소첫째, 프로세서의 주요 구성 요소는 무엇인가?둘째, 이 구성 요소들을 어떻게 연결하고 제어할 것인가?1. 프로세서의 구성 요소먼저, 프로세서가 어떻게 동작하는지 정말 짧게 정리하면 아래와 같다.1. 명령어를 메모리로 부터 fetch해(불러) 오고2. 이를 decode(해석) 해서3. execution(실행) 한다. 그런데 이때, 명령어를 실행하기 위해 메모리에 접근이 필요할 수 있고, 연산이 필요할 수 있으며, 레지스터에서 값을 읽거나 쓸 수도 있다. 우리는, 위 동작 과정을 수행하기 위한 중요한 구성 요소들을 알아야.. 2024. 11. 8. I-cache 와 D-cache - 캐시 메모리 시리즈 모아보기 - https://microelectronics.tistory.com/102 I-cache 와 D-cache1. 인스트럭션 캐시(I-cache)와 데이터 캐시(D-cache)의 필요성프로세서에는 인스트럭션 캐시와 데이터 캐시가 따로 필요하다. 인스트럭션과 데이터를 동시에 로드해야 할 때가 많기 때문이다.즉, I-cache와 D-cache의 분리를 통해 인스트럭션과 데이터를 병렬로 가져올 수 있어 성능이 향상된다.모든 명령어가 인스트럭션을 불러와야 하므로 I-cache가 필수적이며, 명령어 중 약 33%는 데이터를 로드하거나 저장해야 하므로 D-cache가 필요하다. 예를 들어, load word 명령어를 실행할 때, 명령어를 로드하는 메모리 접근과 그 명령어가 참조하는 데.. 2024. 11. 7. 캐시 메모리로 인한 성능 분석 - AMAT, CPI - 캐시 메모리 시리즈 모아보기 - https://microelectronics.tistory.com/102 캐시메모리와 성능1. 캐시 미스율과 성능 영향캐시의 성능을 평가할 때 캐시 미스율(miss ratio)은 중요한 지표다. 캐시 미스율은 전체 메모리 접근 중 캐시 미스가 발생하는 비율로, 성능에 직접적인 영향을 미친다.캐시 미스율 = (캐시 미스 수 / 전체 메모리 접근 수) × 100%로 계산되며, 미스율이 낮을수록 캐시가 더 효율적으로 작동한다. 왜냐하면 캐시 미스가 발생하면 DRAM에 접근해야 하고, 이는 속도를 느리게 만들기 때문이다. 1.1 예시LBM 애플리케이션의 캐시 미스율:64KB 캐시에서 10.5%의 미스율256KB 캐시에서는 6.5%로 감소8MB 캐시에서는 3.5%로 더 감소Bz.. 2024. 11. 6. Write Back & Write Through - 캐시 메모리 시리즈 모아보기 - https://microelectronics.tistory.com/102 캐시에 데이터 쓰기캐시에 데이터를 쓸 때는 읽기와는 다소 다르다. 읽기는 데이터를 캐시로 불러와 접근하면 되지만, 쓰기에는 두 가지 주요 방식이 있다: Write Through와 Write Back이다.1. Write Through 정책Write Through 정책에서는 CPU가 데이터를 캐시에 쓰는 동시에 메인 메모리(DRAM)에도 바로 쓴다. 즉, 캐시를 거쳐 바로 메모리로 데이터를 기록하는 방식이다.예를 들어, CPU가 주소 8에 값 24를 저장할 때, 메모리에도 바로 쓰고 캐시에 해당 데이터를 업데이트한다. 이 과정에서 메모리 일관성을 유지하기 위해 캐시도 확인하며, 데이터가 캐시에 있으면.. 2024. 11. 5. 프로세서 시리즈 모아보기 - Processor의 구조 -1. Processor의 구조 - 1. 프로세서의 세가지 구성 요소2. Processor의 구조 - 2. Control Signal 과 Data path3. Processor의 구조 - 3. Clock 과 Critical Path(임계경로)4. Processor의 구조 - 4. Decoder(디코더)5. Processor의 구조 - 5. Pipeline(파이프라인)6. Processor의 구조 - 6. Pipeline(파이프라인) 설계 2024. 11. 4. 캐시 메모리 교체 정책 Overview - 캐시 메모리 시리즈 모아보기 - https://microelectronics.tistory.com/102캐시 용량 및 교체 정책캐시 메모리는 제한된 공간을 가지고 있기 때문에, 이 공간이 다 찼을 때 어떤 데이터를 제거할지 결정하는 교체 정책이 필요하다. 교체 정책의 목표는 성능을 최적화하기 위해 곧 사용되지 않을 데이터를 현명하게 제거하는 것이다.1. 교체 정책캐시에는 다양한 교체 정책이 있으며, 각각의 정책은 장단점이 있다.Direct-Mapped Cache는 선택의 여지가 없기 때문에, 특정 주소는 오직 한 위치에만 저장될 수 있다. 그 위치가 이미 차 있다면 기존 데이터를 제거하고 새로운 데이터를 그 자리에 넣어야 한다.Fully-Associated 또는 Set-Associative Cache.. 2024. 11. 4. Fully-Associative vs Direct-Mapped vs Set-Associative Cache - 캐시 메모리 시리즈 모아보기 - https://microelectronics.tistory.com/102캐시 메모리의 매핑 종류1. Fully-Associative Cache (완전 연관 사상 방식 캐시 메모리)1.1 Block 배치 방식CPU가 메모리 주소에 접근할 때, 모든 캐시 라인의 태그를 찾는 방식의 캐시메모리이다.예를들어, cache line(block)이 16B 인 128B 사이즈의 캐시가 있다고 가정해보자.16B는 2^4 로, 주소의 하위 4비트는 라인 내부의 어드레싱에 사용되니, TAG 사이즈는 주소의 상위 28비트면 충분하다. 1.2 하드웨어 구현과 이로인한 단점캐시의 모든 block을 검색하는 것은 비효율적이다. 모든 block을 한 번에 검색하려면 각 entry마다 compara.. 2024. 11. 3. 이전 1 2 3 4 5 ··· 11 다음
